古典家具厂家
免费服务热线

Free service

hotline

010-00000000
古典家具厂家
热门搜索:
行业资讯
当前位置:首页 > 行业资讯

32位高性能嵌入式CPU中LoadAligner模块的设计与实现图

发布时间:2020-07-01 02:31:13 阅读: 来源:古典家具厂家

摘 要:在cpu中,load aligner模块是dcache和数据通道之间的接口。从dcache中取出的数据只有通过load aligner模块重新排序,才能进入cpu的数据通道。本文讨论了该cpu中load aligner 模块的设计与实现,其中主要是数据通道部分的逻辑设计和电路设计,并给出了相关结果。关键词:load aligner;逻辑设计;电路设计;功能验证;仿真 引言---一般的,在cpu中,访问寄存器比访问主存速度要快。所以为了减少访问存储器而花的时间或延迟,mips4kc处理器采用了load/store设计。在cpu芯片上有许多寄存器,所有的操作都由存储在寄存器里的操作数来完成,而主存只有通过load和store指令来访问。这样做不仅可以减少访问主存的次数,有利于降低对主存储器容量的要求,而且可以精简指令集,有利于编译人员优化寄存器分配。load aligner就是数据存储器(dcache)和数据通道之间的接口。所以设计出性能优良的load aligner对提高cpu的整体性能是非常重要的。本文介绍了在一款32位cpu中load aligner模块的设计与实现,其中主要是数据通道部分的设计和实现。 设计目标---本设计中,load aligner模块要实现的指令有lb、lbu、lh、lhu、lw、lwl、lwr。cpu通过这些指令把从数据存储器中取出来的数据重新排序,然后放进寄存器堆rf中,进入cpu的数据通道。表1是对这些指令的介绍。

---如果把从dcache中取出的一个32位的字表示成4字节:a、b、c、d,如表2所示。

31-24/ 23-16/ 15-18/ 7-0

a / b /c / d---那么经过上述指令操作后,这个字被重新排列的结果(即load aligner模块的输出,也用4字节来表示)见表3。---表3中,s表示符号扩展,*表示这个字节上的寄存器中的数保持不变。不过在load aligner模块,先将这些字节置0,在寄存器堆模块再控制这些字节是否直接写进寄存器。

---以上是load aligner模块要实现的指令目标,另外由于此模块是cpu关键路径的一部分,因此数据通道部分最长时延不能超过0.7ns。逻辑设计---分析比较经过上述指令后load aligner模块的输入输出变化可以看出:输入字的每一字节经过load aligner模块后可以在输出字的任意字节位置上。换言之,输出字的每一字节都可以有a、b、c、d四种情况。所以需要一个8位的控制信号bit<7:0>来控制四个四选一的数据选择器,称为字节组合模块,来获得所需要的字节组合。不过,经过这个字节组合模块选出来的4字节并不全是所需要的,还需要去掉冗余的字节或者进行符号扩展。因此需要有能够产生符号扩展或者0扩展的模块称为符号产生模块,然后把它的输出和一个4位的控制信号mask<3:0>一起控制一组二选一数据选择器,称为输出模块,来获得最后的排序结果。逻辑实现流程图见图1。

---以上是load aligner模块数据通道部分的设计。它还需要有控制模块来产生上述控制信号,此外由于任何一个控制信号都要驱动数据通道子模块中的32个cell,所以还要有一个驱动模块来使控制信号有足够的驱动能力。由以上分析,整个load aligner模块的框图如图2所示。其中,控制模块采用自动布局布线生成,而驱动模块和数据通道模块均采用全定制设计。

功能验证---对此模块的rtl代码和所设计的电路分别进行了功能验证。设从dcache取出的32位数据用十六进制表示为aabbccdd,对表3中的所有指令进行测试。图3所示的波形图就是依次测试指令lw、lh00、lhu00、lh10、lhu10、lb00、lbu00、lb01、lbu01、lb10等的结果。可以看出,结果与表3完全吻合。说明所设计的电路满足设计目标,可以实现所要求的所有指令。

电路仿真---根据图1可以看出,从符号选择信号sandz<4:0>到输出的路径为最长路径,我们选取这条路径进行仿真,并考虑在0.18μm时线电阻电容对时延的影响,用hspice确定了所需器件的尺寸。仿真结果如图4所示。上升时时延为0.52ns,下降时时延为0.47ns,均满足小于0.7ns 的要求。

结论---在cpu中,load aligner模块是dcache和数据通道之间的接口。从dcache中取出的数据只有通过load aligner模块重新排序,才能进入cpu的数据通道。在设计中应用了自上而下的设计方法,所设计的电路实现了所有的指令,在时延上也达到了设计目标。

参考文献1 李学干.计算机系统结构.西安电子科技出版社.20002 cmos circuit design, layout, and simulation. r. jacob baker and harry w. li and david e. boyce. the institute of electrical and electronics engineers, inc. new york. 19983 digital logic circuit analysis & design, by n. p. nelson.1997

潍坊工服订做

日照西装订做

德州防静电工作服定做